Verilog HDL ＆ VHDLテストベンチ記述の初歩 論理回路の検証で用いるHDL文法とノウハウ
￥2,860
0.5%
Verilog HDL ＆ VHDLテストベンチ記述の初歩 論理回路の検証で用いるHDL文法とノウハウ
￥2,860
0.5%
商品説明
本 ISBN:9784789831086 安岡貴志／著 出版社:CQ出版 出版年月:2010年10月 サイズ:239P 24cm 工学 ≫ 電気電子工学 [ 電子回路 ] ヴエリログ エイチデイ-エル アンド ヴイエイチデイ-エル テストベンチ キジユツ ノ シヨホ ロンリ カイロ ノ ケンシヨウ デ モチイル エイチデイ-エル ブンポウ ト ノウハウ デザイン ウエ-ブ ムツク デザインウェーブムック 登録日:2013/04/04 ※ページ内の情報は告知なく変更になることがあります。